(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-233799

(43)公開日 平成11年(1999)8月27日

(51) Int.Cl.6

H01L 29/94

27/04

21/822

識別記号

FΙ

H01L 29/94

Z

27/04

С

審査請求 未請求 請求項の数5 FD (全 7 頁)

(21)出願番号

特願平10-259303

(22)出願日

(32)優先日

平成10年(1998) 8月28日

(31) 優先権主張番号 929123

(33)優先権主張国

1997年9月3日 米国(US)

(71)出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

RED

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 デビッド・ルイス・ストルファ

アメリカ合衆国アリゾナ州フェニックス、 イースト・グラニテ・ビュー・ドライブ

3446

(74)代理人 弁理士 大貫 進介 (外1名)


最終頁に続く

(54) 【発明の名称】 可変コンデンサおよびその製造方法

(57) 【要約】

【課題】 小さな電圧範囲に対して大きな容量範囲を有 する電圧可変コンデンサおよびその製造方法を提供す る。

【解決手段】 半導体基板(11)上に製造された電圧 可変コンデンサ(10)は、ゲート構造(62),およ びこのゲート構造(62)の下にあるウエル(22)を 含む。半導体基板(11)内の高濃度にドープされた埋 め込み層(15)および高濃度にドープされたコンタク ト領域 (31) が、ウエル (22) から半導体基板 (1 1) の表面(17)までの低抵抗導電路を形成する。マ ルチ・フィンガ・レイアウトを用いて、電圧可変コンデ ンサ(10)を構築する。動作において、電圧可変コン デンサ(10)間に印加される電圧が変化すると、ウエ ル(22)内の空乏領域の幅が変化し、これに応じて電 圧可変コンデンサ(10)の容量も変化する。



【特許請求の範囲】

【請求項1】モノリシック・チューナであって:主面 (17)を有する集積回路チップ (11);前記集積回路チップ (11)の第1部分内のインダクタ;および前記集積回路チップ (17)の第2部分内にあり、前記インダクタに結合された半導体上金属 (MOS)電圧制御可変コンデンサ (10);から成ることを特徴とするモノリシック・チューナ。

【請求項2】前記MOS電圧制御可変コンデンサ(1 0)は:前記集積回路チップ(11)の前記第2部分内 にあり、第1導電型および第1ドーパント濃度の複数の ウエル(22, 24, 26, 28);前記集積回路チッ プ(11)の第2部分内にあり、互いに電気的に結合さ れた、前記第1導電型および第2ドーパント濃度の複数 のコンタクト領域 (31, 33, 35, 37, 39) で あって、前記第2ドーパント濃度は前記第1ドーパント 濃度よりも高く、前記複数のコンタクト領域の第1コン タクト領域(31)および第2コンタクト領域(33) が前記複数のウエルの第1ウエル(22)に隣接する、 複数のコンタクト領域(31,33,35,37,3 9) ;前記集積回路チップ(11)内にあり、前記複数 のウエル (22, 24, 26, 28) および前記複数の コンタクト領域 (31, 33, 35, 37, 39) の上 に位置する、前記第1導電型および第3ドーパントの濃 度の埋め込み層(15)であって、前記第3ドーパント 濃度が前記第1ドーパント濃度よりも高い埋め込み層 (15);および前記集積回路チップ(11)の主面 (17) 上にあり、前記複数のウエル(22, 24, 2 6, 28) の上に位置し、互いに電気的に結合された複 数のゲート構造(62,64,66,68);を含むこ とを特徴とする請求項1記載のモノリシック・チュー

【請求項3】可変コンデンサ(10)であって:主面 (17)を有する半導体物質の本体(11);前記半導 体物質の本体(11)内にあり、該半導体物質の本体 (11)の主面(17)からある深さの所にある埋め込 み層(15)であって、第1導電型および第1ドーパン ト濃度を有する埋め込み層(15);前記主面(17) から前記半導体物質の本体(11)内の前記深さまで達 する複数のウエル (22, 24, 26, 28) であっ て、前記第1導電型と、前記第1ドーパント濃度よりも 低い第2ドーパント濃度とを有する複数のウエル(2 2, 24, 26, 28);前記複数のウエル(22, 2 4, 26, 28) に隣接し、前記主面(17) から前記 半導体物質の本体(11)内の前記深さまで達する複数 のシンカ(31, 33, 35, 37, 39)であって、 前記第1導電型と、前記第2ドーパント濃度よりも高い 第3ドーパント濃度を有する複数のシンカ(31.3 3, 35, 37, 39);前記半導体物質の本体(1 1) 上にあり、前記複数のウエル(22, 24, 26,

28) の上に位置する誘電体層(52,54,56,5 8) ; および前記誘電体層 (52, 54, 56, 58) 上にある複数の導電領域(53,55,57,59); から成ることを特徴とする可変コンデンサ(10)。 【請求項4】前記複数のウエル(22,24,26,2 8) 内において、前記半導体物質の本体(11)の主面 (17) に隣接する複数の表面領域(42,44,4 6,48)を更に備え、該複数の表面領域(42,4 4, 46, 48) は、前記第1導電型と、前記第2ドー パント濃度より低い第4ドーパント濃度とを有すること を特徴とする請求項3記載の可変コンデンサ(10)。 【請求項5】前記複数のシンカ(31,33,35,3 7, 39) 内において、前記半導体物質の本体(11) の主面(17)に隣接する複数のドープ領域(71,7 3, 75, 77, 79) を更に備え、該複数のドープ領 域 (71, 73, 75, 77, 79) は、前記第1導電 型と、前記第2ドーパント濃度より高い第4ドーパント 濃度とを有することを特徴とする請求項3記載の可変コ ンデンサ(10)。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に、電子素子に関し、更に特定すれば、可変コンデンサに関するものである。

[0002]

【従来の技術】インダクタ(L)および可変コンデンサ(C)から成るチューナは、可変共振周波数を与えるために広く用いられている。従来より、電圧制御チューナは、可変コンデンサとして機能するバラクタ (varactor)を含む。バラクタとは、逆バイアス・ダイオードのことである。バラクタに印加される電圧が変動すると、ダイオードの空乏幅が変化し、バラクタの容量および電圧制御チューナの共振周波数が変化する。

[0003]

【発明が解決しようとする課題】しかしながら、バラクタの容量変化範囲は非常に限られている。例えば、バラクタの容量は、通常、約4ボルトの電圧範囲に対して約2倍変化する。携帯ワイヤレス通信のような低電圧の用途では、約1ボルトの電圧範囲に対して約5倍以上の容量範囲が望ましい場合が多い。更に、バラクタ内のダイオードは、順方向にバイアスされた場合に導通し、バラクタに漏れの問題を生ずる。

【0004】したがって、電圧可変コンデンサおよびそのコンデンサを製造する方法を有することができれば有利であろう。このコンデンサは、品質係数が高くしかもおよび漏れが少ないことが望ましい。また、このコンデンサは小さな電圧範囲に対して大きな容量範囲を有することも望ましい。更に、このコンデンサは、モノリシック半導体チップ内に、他の集積回路デバイスと共に製造することが望ましい。更に、前述の方法は、既存の半導

体集積回路製造プロセスと適合性があれば、一層望ましいであろう。

[0005]

【課題を解決するための手段】概して言えば、本発明 は、電圧可変コンデンサおよびこの電圧可変コンデンサ の製造方法を提供する。電圧可変コンデンサは、半導体 基板上に製造された半導体上金属酸化物 (MOS: Meta 1 Oxide on Semiconductor) コンデンサである。ゲート 構造がコンデンサの上側プレートとして機能し、ゲート 構造の下にあるウエルがコンデンサの下側プレートとし て機能する。ゲート構造が多結晶シリコン層を含む場 合、この電圧可変コンデンサのことを、単一ポリ・コン デンサと呼ぶ。高濃度にドープされた埋め込み層と、ウ エルと同一導電型で高濃度にドープされたコンタクト領 域が、ウエルから半導体基板の表面まで、低抵抗導通路 を形成する。直列抵抗を更に減少させ、電圧可変コンデ ンサの品質係数(Q)を増大するために、マルチ・フィ ンガ・レイアウト(multi-finter layout) を用いて、電 圧可変コンデンサを構築することが好ましい。動作にお いて、上側および下側プレート間に印加される電圧が変 化すると、ウエル内の空乏領域の幅が変化し、これに応 じて電圧可変コンデンサの容量が変動する。好ましく は、電圧可変コンデンサは、集積回路チップ上に、他の 半導体素子、例えば、電界効果トランジスタ、バイポー ラ・トランジスタ,抵抗,インダクタ等と共に製造す る。したがって、電圧可変コンデンサのことを、モノリ シック電圧可変コンデンサとも呼ぶ。

[0006]

【発明の実施の形態】本発明による電圧可変コンデンサ 10を、概略的に図1および図2に示す。より具体的には、図1は電圧可変コンデンサ10の概略平面図であり、図2は電圧可変コンデンサ10の切断線2-2に沿った概略断面図である。尚、図は同じ拡縮率では描かれておらず、図面において同様の構造および機能のエレメントを表す際には、同じ参照番号を用いていることを注記しておく。

【0007】電圧可変コンデンサ10は、半導体物質の本体11内に製造する。半導体物質の本体11は、半導体基板12を含む。一例として、半導体基板12は、ドーパント濃度が1立方センチメートル当たり約1x1015原子(原子/cm³)ないし約1x1017原子/cm³のP導電型シリコン基板である。例えば、燐イオンまたはヒ素イオンのようなN導電型のイオンを、半導体基板12の前面14に隣接して注入する。注入されたイオンは、前面14に隣接して、半導体基板12内にドープ層15を形成する。ドープ層15は、例えば、約1x1019原子/cm³ないし約5x1022原子/cm³のドーパント濃度を有する。また、半導体物質の本体11は、半導体基板12の前面14上にエピタキシャル成長させた半導体物質の層16も含む。エピタキシャル層1

6の主面17のことを、半導体物質の本体11の主面とも呼ぶ。エピタキシャル層16は、ドープ層15を埋め込む。したがって、ドープ層15のことを埋め込み層とも呼ぶ。エピタキシャル層16の厚さは、埋め込み層15の深さにほぼ等しい。一例として、埋め込み層15の深さは、約500ナノメートル(nm)ないし約3、00nmの範囲である。尚、半導体基板12、埋め込み層15、およびエピタキシャル層16から成る半導体物質の本体11を、半導体基板または単純に基板と呼ぶことも可能であることを注記しておく。

【0008】選択酸化(LOCOS:Local Oxidation of Silicon) プロセスにおいて、エピタキシャル層16 の部分上に、フィールド酸化物領域18を形成する。フ ィールド酸化物領域18は、電圧可変コンデンサ10と 基板11上に製造される他のデバイス(図示せず)との 間に分離構造を設ける。オプションとして、フィールド 酸化物領域18を形成する前に、イオン注入を行い、フ ィールド酸化物領域18の下に、高濃度ドープ領域(図 示せず)を形成する。高濃度ドープ領域(図示せず) は、フィールド酸化物領域18の下に形成される寄生電 界効果トランジスタの不用意なターン・オンを防止す る。尚、基板11上の絶縁構造は、例えば、ポリ・バッ ファLOCOS (poly-buffered LOCOS) , ポリ封止LO COS (poly-encapsulated LOCOS) , トレンチ形成(tre nching) 等のような他のプロセスを用いても形成可能で あることは理解されよう。

【0009】例えば、燐イオンまたはヒ素イオンのよう なN導電型のイオンを、選択的にエピタキシャル層16 内に注入し、N導電型ウエル22, 24, 26, 28を 形成する。ウエル22, 24, 26, 28は、主面17 からエピタキシャル層16内まで延び、埋め込み層15 に達する。ウエル22、24、26、28のドーパント 濃度は、例えば、1 x 1 0 15原子/ c m3 ないし1 x 1 017原子/cm3 の間である。ウエル22, 24, 2 6,28は、コンデンサ10の下側プレートとして機能 する。エピタキシャル層16内にイオンを注入するプロ セスは、典型的に、主面17上に誘電体層(図示せず) を形成し、誘電体層上にフォトレジスト・マスク(図示 せず)を形成し、フォトレジスト・マスク内の開口を通 じてイオンを注入し、フォトレジスト・マスクを剥離 し、基板11を加熱して注入したイオンをエピタキシャ ル層16内に追いやる工程を含む。これらの工程は、標 準的なMOSおよび/またはバイポーラ製造プロセスと 適合性がある。例えば、ウエル22, 24, 26, 28 は、p-チャネルMOS電界効果トランジスタ(MOS FET) (図示せず) のチャネル領域を形成する工程お よび/またはNPNバイポーラ・トランジスタ(図示せ ず) のコレクタ領域を形成する工程と同一の工程で形成 可能である。尚、ウエル22, 24, 26, 28は、フ ィールド酸化物領域18の形成前または形成後のいずれ

でも形成可能であることを注記しておく。エピタキシャ ル層16内の対応するウエル22、24、26、28に 隣接して、主面17から埋め込み層15まで達する、N 導電型のコンタクト領域31,33,35,37,39 を形成する。コンタクト領域31,33,35,37, 39のドーパント濃度は、好ましくは、ウエル22、2 4、26、28のそれよりも高くする。例えば、コンタ クト領域31、33、35、37、39のドーパント濃 度は、1 x 1 0 16原子/ c m3 ないし1 x 1 0 21原子/ cm3 である。コンタクト領域31,33,35,3 7, 39は、埋め込み層15から主面17まで低抵抗導 電路を備え、これらの導電路ことをシンカ (sinker) また はプラグ (plug) とも呼ぶ。図2に示すように、コンタク ト領域31、33はウエル22を狭持し、コンタクト領 域33、35はウエル24を狭持し、コンタクト領域3 5,37はウエル26を狭持し、コンタクト領域37, 39はウエル28を狭持する。言い換えると、ウエル2 2はコンタクト領域31をコンタクト領域33から分離 し、ウエル24はコンタクト領域33をコンタクト領域 35から分離し、ウエル26はコンタクト領域35をコ ンタクト領域37から分離し、ウエル28はコンタクト 領域37をコンタクト領域39から分離する。本発明の 一実施例によれば、ウエル、例えば、ウエル22は、1 対の対応するコンタクト領域、例えば、コンタクト領域 31、33を、埋め込み層15の深さよりも大きな長さ だけ、互いに分離する。この実施例では、コンデンサ1 0の下側プレートからエピタキシャル層16の主面17 までの抵抗が最も低い導電路は、対応するウエル、例え ば、ウエル22、埋め込み層15、および対応するコン タクト領域、例えば、コンタクト領域31,33を通過 する。

【0010】ウエル22、24、26、28内に、主面 17に隣接して、表面領域42,44,46,48をそ れぞれ形成する。一実施例では、主面42,44,4 6, 48を形成する場合、N導電型のイオンを対応する ウエル22, 24, 26, 28に注入する。したがっ て、表面領域42,44,46,48のドーパント濃度 は、ウエル22、24、26、28のそれよりも高い。 表面領域42,44,46,48の高いドーパント濃度 は、直列抵抗を減少させ、コンデンサ10のQを高める ように作用する。別の実施例では、表面領域42,4 4, 46, 48は、P導電型のイオンを対応するウエル 22, 24, 26, 28に注入することによって形成す る。したがって、表面領域42,44,46,48のド ーパント濃度は、ウエル22、24、26、28のそれ よりも低い。表面領域42、44、46、48の低いド ーパント濃度は、コンデンサ10の最小容量を減少させ るように作用する。したがって、コンデンサ10の容量 の変動範囲は拡大する。また、表面領域42,44,4 6.48のドーパント濃度は、最大容量値および最小容

量値を得るためにコンデンサ10に印加する必要がある 電圧にも影響を与える。表面領域42、44、46、4 8を形成するプロセスは、標準的なMOSおよび/また はバイポーラ製造プロセスと適合性がある。例えば、表 面領域42、44、46、48は、MOSFET(図示 せず)内のスレシホルド電圧調節領域を形成する工程と 同じ工程で形成することができる。尚、表面領域42、 44、46、48は、コンデンサ10ではオプションで あることは理解されよう。

【0011】誘電体層、例えば、約5nmないし約30 nmの厚さを有する二酸化シリコン層を、主面17上に 配する。導電層、例えば、約100nmないし約600 nmの厚さを有する多結晶シリコン層を、誘電体層上に 配する。次に、導電層および誘電体層にパターニングを 行い、ウエル22, 24, 26, 28上にゲート構造を 形成する。図2は、それぞれ、ウエル22,24,2 6,28の上に位置するゲート誘電体層52,54,5 6,58,およびそれぞれゲート誘電体層52,54, 56,58上の導電領域53,55,57,59を示 す。言い換えると、導電領域53およびゲート誘電体層 52が、ウエル22の上に位置するゲート構造62を形 成し、導電領域553およびゲート誘電体層54がウエル 24の上に位置するゲート構造64を形成し、導電領域 57およびゲート誘電体層56がウエル26の上に位置 するゲート構造66を形成し、導電領域59およびゲー ト誘電体層58がウエル28の上に位置するゲート構造 68を形成する。ゲート誘電体層52,54,56,5 8の厚さは、コンデンサ10の最大容量を決定する。導 電領域53,55,57,59は、マルチ・フィンガ構 造コンデンサ10の4つのフィンガとして機能する。こ れらは互いに接続され、コンデンサ10の上側プレート として機能する。好ましくは、直列抵抗を減少させコン デンサ10のQを高めるように、導電領域53,55, 57, 59にドーピングを行う。導電領域53, 55, 57, 59にP導電型のイオンをドープするか、あるい はN導電型のイオンをドープするかは、コンデンサ10 が動作する電圧範囲に影響を与える。誘電体層、導電 層, およびゲート構造62, 64, 66, 68を形成す る工程は、MOSFET (図示せず) のゲート構造を形 成する工程と同じ工程で実施することができる。

【0012】例えば、窒化シリコン層のような絶縁層を、ゲート構造62、64、66、68、および基板11上に堆積する。絶縁層にパターニングを行い、ゲート構造62に隣接してスペーサ63を形成し、ゲート構造66に隣接してスペーサ65を形成し、ゲート構造66に隣接してスペーサ67を形成し、ゲート構造68に隣接してスペーサ69を形成する。ゲート構造に隣接してスペーサを形成する技法は、当業者には既知である。

【0013】例えば、燐イオンまたはヒ素イオンのようなN導電型のイオンをエピタキシャル層16内に注入

し、対応するコンタクト領域31,33,35,37, 39内に、ドープ領域71、73、75、77、79を 主面17に隣接して形成する。したがって、ドープ領域 71、73、75、77、79のドーパント濃度は、対 応するドープ領域71,73,75,77,79の下に あるコンタクト領域31、33、35、37、39のそ れよりも高い。一例として、ドープ領域71,73,7 5, 77, 79のドーパント濃度は、1X10¹⁸原子/ c m³ ないし1 x 1 0 22原子/c m³ である。ドープ領 域 7 1, 7 3, 7 5, 7 7, 7 9 は、対応するコンタク ト領域31,33,35,37,39に、低抵抗コンタ クトを与える。ドープ領域71,73,75,77,7 9は、n-チャネルMOSFET (図示せず) のソース およびドレイン領域を形成する工程および/またはNP Nバイポーラ・トランジスタ(図示せず)のエミッタ領 域を形成する工程と同じ工程で形成することができる。 尚、ドープ領域71,73,75,77,79は、コン デンサ10ではオプションであることは理解されよう。 【0014】シリサイド構造、例えば、チタン・シリサ イド構造を、エピタキシャル層16上に形成する。シリ サイド構造は、それぞれ、コンタクト領域31、33、 35,37,39の上に位置しこれらと電気的に結合さ れたシリサイド領域81,83,85,87,89,お よびそれぞれゲート構造62,64,66,68の上に 位置しこれらと電気的に結合されたシリサイド領域8 2,84,86,88を含む。シリサイド領域81,8 2,83,84,85,86,87,88,89は、ス ペーサ63,65,67,69と整合させる。したがっ て、これらのことを、自己整合シリサイド(サリサイ ド) 領域とも呼ぶ。シリサイド領域82,84,86, 88を互いに接続し、導電構造を形成し、コンデンサの 第1電極として機能させる。シリサイド領域81,8 3,85,87,89を互いに接続し、別の導電構造を 形成し、コンデンサ10の第2電極として機能させる。 尚、コンデンサ10の電極は、チタン・シリサイド構造 で形成することには限定されないことは理解されよう。 これらは、例えば、タングステン・シリサイド、モリブ デン・シリサイド, コバルト・シリサイド構造等のよう な他のタイプの導電構造からも形成可能である。更に、 シリサイド領域81、82、83、84、85、86、 87, 88, 89は、コンデンサ10ではオプションで

【0015】続いて、基板11上に、層間誘電体(ILD: InterLayer Dielectric)として機能する酸化物層(図示せず)を形成する。当技術分野では既知の技法を用いて、ILD内にメタライゼーション領域(図示せず)を形成し、コンデンサ10の電極を、ILDの上面および/または基板11上に製造される他のデバイス(図示せず)に導く。一実施例では、1つのメタライゼーション領域をシリサイド領域82,84,86,88

に接続し、コンデンサ10の第1電極として機能させ、他のメタライゼーション領域をシリサイド領域81, 83, 85, 87, 89に接続し、コンデンサ10の第2電極として機能させる。コンデンサ10の別の実施例では、コンデンサ10がシリサイド領域81, 82, 83, 84, 85, 86, 87, 88, 89を含まない場合もあり、コンデンサ10の第1電極として機能するメタライゼーションは、導電領域53, 55, 57, 59と直接接触し、コンデンサ10の第2電極として機能するメタライゼーション領域は、コンタクト領域31, 33, 35, 37, 39と直接接触する。

【0016】尚、コンデンサ10の構造は、図1および 図2に示し、これまでに説明してきたものに限定される のではないことは理解されよう。例えば、コンデンサ1 0は、図1および図2に示すような4フィンガ構造を有 することには限定されない。コンデンサ10は、例え ば、2,3,5,6等、あらゆる数のフィンガでも有す ることができる。また、コンデンサ10は、互いに結合 された複数のマルチ・フィンガ・エレメントを含むこと も可能である。各マルチ・フィンガ・エレメントは、先 に説明し図1および図2に示した構造と同様の構造を有 する。対応するコンタクト領域31,33,35,3 7, 39の上に位置するシリサイド領域81, 83, 8 5,87,89は、図1に示すような、互いに接続され た構造には限定されない。これらは、ILD(図示せ ず)内に形成されたメタライゼーション領域(図示せ ず)を介して、互いに電気的に結合することができる。 同様に、対応するゲート構造62,64,66,68の 上に位置するシリサイド領域82,84,86,88 は、図1に示すような、互いに接続されたものには限定 されない。これらは、ILD(図示せず)内に形成され たメタライゼーション領域(図示せず)を介して互いに 電気的に結合することができる。更に、コンデンサ10 は、N導電型の埋め込み領域15, N導電型のウエル2 2, 24, 26, 28, およびN導電型コンタクト領域 31, 33, 35, 37, 39を有することには限定さ れない。本発明の別の実施例には、埋め込み領域15, ウエル22, 24, 26, 28, およびコンタクト領域 31, 33, 35, 37, 39がP導電型の場合もあ

【0017】動作において、コンデンサ10の容量は、ゲート構造62,64,66,68およびコンタクト領域31,33,35,37,39間に印加される電圧を調節することによって制御する。約1ボルトの電圧範囲に対して、コンデンサ10の容量は、約5倍変動することができる。コンデンサ10のQは、コンデンサ10が約1ギガヘルツの周波数で動作する場合、約15以上に達することができる。加えて、ゲート構造62,64,66,68はMOSゲート構造であるので、コンデンサ10の漏れは非常に少ない。

【0018】以上の説明から、電圧可変コンデンサおよびこの電圧可変コンデンサの製造方法が提供されたことが認められよう。バラクタと比較すると、本発明の電圧可変コンデンサは、Qが高く漏れが少ない。また、電圧可変コンデンサは、小さな電圧範囲に対して大きな容量範囲を有する。電圧可変コンデンサは、モノリシック半導体チップ内に、他の集積回路デバイスと共に製造することができる。更に、電圧可変コンデンサの製造方法は、既存の半導体集積回路製造プロセスと適合性がある。したがって、本発明の電圧可変コンデンサは、コスト効率が高く、例えば、携帯ワイヤレス通信用途のような、低電圧用途における使用に適している。

【図面の簡単な説明】


【図1】本発明による可変コンデンサの概略平面図。 【図2】図1の可変コンデンサの切断線2-2に沿った

概略断面図。 【符号の説明】


10 電圧可変コンデンサ

- 11 半導体物質の本体
- 12 半導体基板
- 15 ドープ層
- 16 半導体物質の層
- 17 主面
- 18 フィールド酸化物領域
- 22, 24, 26, 28 N導電型ウエル
- 31、33、35、37、39 N導電型のコンタクト 領域
- 42, 44, 46, 48 表面領域
- 52,54,56,58 ゲート誘電体層
- 53, 55, 57, 59 導電領域
- 62,64,66,68 ゲート構造
- 63, 65, 67, 69 スペーサ
- 71、73,75,77,79 ドープ領域
- 81, 82, 83, 84, 85, 86, 87, 88, 8
- 9 シリサイド領域

【図1】



【図2】



フロントページの続き

(72) 発明者 ケネス・ディ・コーネット アメリカ合衆国フロリダ州コーラル・スプ リングス、ノース・ウェスト38ス・ドライ ブ6370